menú responsive
ESPAÑA | Empresas
-/5 | 0 votos

Para diseños sobre FPGAs y ASICs

MathWorks incorpora la generación y verificación de código HDL en MATLAB

Logo Mathworks

06/03/2012

(Infodefensa.com) Madrid   La compañía MathWorks, líder en el desarrollo de software de cálculo matemático, ha presentado la herramienta HDL Coder, que genera automáticamente código HDL desde MATLAB y permite a los ingenieros implementar diseños sobre FPGAs y ASICs mediante el lenguaje de MATLAB, según ha informado la compañía.

Asimismo, ha presentado el HDL Verifier, que incluye capacidades HIL (hardware-in-the-loop) para FPGAs que pueden utilizarse con objeto de realizar pruebas de diseños sobre FPGAs y ASICs.

Con estos dos productos, MathWorks proporciona ahora generación y verificación de código HDL mediante MATLAB y Simulink.

En todas partes, los ingenieros utilizan MATLAB y Simulink para diseñar sistemas y algoritmos, afirma Tom Erkkinen, responsable de aplicaciones embebidas y certificación de MathWorks. Ahora, con HDL Coder y HDL Verifier, ya no tendrán que escribir manualmente el código HDL ni los test benches para desarrollar diseños de FPGAs y ASICs.

HDL Coder genera código VHDL y Verilog portátil y sintetizable a partir de funciones de MATLAB y

Contenido gratuito disponible para suscriptores

 

Si todavía no se ha suscrito, pinche aquí, el registro es totalmente gratuito. En caso contrario, introduzca sus datos:

© Information & Design Solutions, S.L. Todos los derechos reservados. Este artículo no puede ser fotocopiado ni reproducido por cualquier otro medio sin licencia otorgada por la empresa editora. Queda prohibida la reproducción pública de este artículo, en todo o en parte, por cualquier medio, sin permiso expreso y por escrito de la empresa editora.

SÍGUENOS EN

APPS

ENVÍO DE LA NOTICIA A UN AMIGO
Correo electrónico
Tu nombre
Mensaje