MathWorks incorpora la generación y verificación de código HDL en MATLAB

(Infodefensa.com) Madrid  – La compañía MathWorks, líder en el desarrollo de software de cálculo matemático, ha presentado la herramienta HDL Coder, que genera automáticamente código HDL desde MATLAB y permite a los ingenieros implementar diseños sobre FPGAs y ASICs mediante el lenguaje de MATLAB, según ha informado la compañía.

Asimismo, ha presentado el HDL Verifier, que incluye capacidades HIL (hardware-in-the-loop) para FPGAs que pueden utilizarse con objeto de realizar pruebas de diseños sobre FPGAs y ASICs.

Con estos dos productos, MathWorks proporciona ahora generación y verificación de código HDL mediante MATLAB y Simulink.

“En todas partes, los ingenieros utilizan MATLAB y Simulink para diseñar sistemas y algoritmos”, afirma Tom Erkkinen, responsable de aplicaciones embebidas y certificación de MathWorks. “Ahora, con HDL Coder y HDL Verifier, ya no tendrán que escribir manualmente el código HDL ni los test benches para desarrollar diseños de FPGAs y ASICs.”

HDL Coder genera código VHDL y Verilog portátil y sintetizable a partir de funciones de MATLAB y modelos de Simulink que se pueden emplear para la programación de FPGAs o la creación de prototipos y diseños de ASICs. Como resultado, los equipos de ingenieros pueden ahora identificar inmediatamente el mejor algoritmo para la implementación del hardware. La trazabilidad entre los modelos de Simulink y el código HDL generado también soporta el desarrollo de aplicaciones de alta integridad que cumplan el estándar DO-254 y otros estándares.

“HDL Coder ofrece integración con Xilinx ISE Design Suite, lo cual crea un flujo de trabajo simple que facilita la tarea a los desarrolladores de algoritmos que emplean los productos de MathWorks para trabajar con FPGAs de Xilinx”, explica Vin Ratford, vicepresidente senior de desarrollo comercial y marketing internacional de Xilinx. “Esta integración también proporciona a nuestros clientes comunes acceso a una amplia gama de IP optimizadas de Xilinx a partir de HDL Coder, lo que aumenta aún más su productividad”, añade.

 “A medida que aumenta la adopción de FPGAs por parte de la industria, los diseñadores necesitan un modo de cubrir la etapa de verificación entre los modelos de sistemas y el diseño de FPGAs”, comenta Vince Hu, vicepresidente de marketing corporativo y de productos de Altera. “HDL Verifier enlaza los modelos de sistemas con los diseños de FPGAs y permite a los ingenieros realizar verificaciones HIL con las FPGAs de Altera y Simulink. Este flujo de trabajo acorta los ciclos de verificación y ayuda a los ingenieros a tener más confianza en sus implementaciones en silicio.”

Lenguaje de cálculo y entorno gráfico

El lenguaje de cálculo técnico MATLAB es un entorno de programación para desarrollo de algoritmos, análisis de datos, visualización y cálculo numérico.

Simulink es un entorno gráfico para la simulación y el diseño basado en modelos de sistemas dinámicos multidominio y embebidos.

Los ingenieros, científicos y analistas de todo el mundo confían en estas familias de productos para acelerar el proceso de investigación e innovación en diferentes áreas: automoción, aeroespacial, electrónica, servicios financieros, biotecnología y farmacéutica, etc. Los productos de MathWorks también son herramientas esenciales para la docencia y la investigación en universidades e instituciones educativas de todo el mundo. Fundada en 1984, MathWorks emplea a más de 2.200 personas en 15 países. Su sede central se encuentra en Natick (Massachusetts, EE. UU.) y tiene una delegación en España/Portugal.